数字电子技术·第02章作业解答参考
补充1：为什么普通的TTL和CMOS电路输出端不允许直接并联使用？
答：普通TTL和CMOS电路输出端直接并联时，因两者输出级结构不同（TTL为推挽输出，CMOS为互补MOS），若输出电平冲突（如一个高、一个低），会形成低阻通路，导致大电流倒灌，可能烧毁器件；同时两者电平阈值差异会引发逻辑混乱。
补充2：OC门或OD门输出端可以直接并联，但为什么要外接上拉电阻及电源？
答：OC门（集电极开路）和OD门（漏极开路）的输出端只能主动拉低电平（导通时接地），无法主动输出高电平。通过外接上拉电阻和电源，可在所有输出端截止时由外部电路提供高电平，避免电平冲突和短路电流，同时实现“线与”逻辑功能。还可以通过设置上拉电阻及电源，调节输出高电平的大小。
补充3：三态门输出端可以并联使用，但为什么任一时刻只能有一个三态门的使能端有效？
答：若多个三态门使能端同时有效，其输出端可能驱动不同电平（如一个高、一个低），形成低阻通路导致短路大电流，引发器件损坏或逻辑错误；而高阻态设计允许其他未被选中的门“脱离”总线，避免冲突，故需分时控制使能端以确保唯一有效驱动源。
补充4：为什么通过电流放大器驱动TTL电路可以提高其驱动能力？
答：TTL电路输出电流有限，直接驱动多负载时可能导致电压跌落或信号失真。电流放大器可增强输出电流（低阻输出），降低负载对前级的电流需求，确保在驱动大电流负载时仍能维持稳定的高低电平，从而提升驱动能力。
补充5：为什么通过CMOS驱动TTL电路可以提高其驱动能力？
答：CMOS电路（特别是高速系列）输出阻抗低且电流驱动能力强，高/低电平时可提供更大的拉电流（高电平输出）和灌电流（低电平输出），能够满足多个TTL负载的输入电流需求（尤其是低电平灌电流），同时保持电压稳定，从而提升整体驱动能力并避免逻辑电平失真。
补充6：为什么说将CMOS门电路并联使用可以提高驱动能力？
答：将CMOS门电路并联使用时，多个门的输出级MOS管等效并联，降低总导通电阻，从而增大输出电流（如灌电流/拉电流），显著提升驱动负载的能力，同时分散单个门的功耗，增强可靠性。
